Hi Uni,
Rechnerisch scheinen die Werte zu passen (6MHz?) - der Timer würde dann nach ca 2,3ms innerhalb des Fensters alles zurückrufen. Dein Oszillogramm scheint das ja auch zu bestätigen.
'n Steckbrett ist sicher nicht die Optimale Umgebung für Hochfrequenz-Schaltungen...
Hst Du mal versucht:
DAU-Frage: hast Du beim Abschalten des externen Speicherinterfaces des AVR auch den Output des Adresslatches auf tristate geschaltet? Mit LE (Flanke?) wird der digitale Zustand der Eingänge und den Puffer übernommen, mit /OE landet der Pufferinhalt auf den Speicher-Adressleitungen.
Schaltest Du das Interface ab, gehen die AVR-Pins wieder Tristate (wenn DDRxn=0 und PORTxn=0), die Leitung zum Latch ist dann aber 'ne Antenne, der macht daraus also entweder 'ne 0 oder 'ne 1. Wenn der Output des Latches also enabled bleibt, wird das empfangene Rauschen (?) weiterhin auf den Speicheradressbus gelegt...
Rechnerisch scheinen die Werte zu passen (6MHz?) - der Timer würde dann nach ca 2,3ms innerhalb des Fensters alles zurückrufen. Dein Oszillogramm scheint das ja auch zu bestätigen.
'n Steckbrett ist sicher nicht die Optimale Umgebung für Hochfrequenz-Schaltungen...
Hst Du mal versucht:
- den zufälligen Inhalt des externen Speichers darstellen zu lassen, also ohne mit dem Controller irgendwas zu machen (und ohne /FS auf /MS zu koppeln)?
- dasselbe mit Kopplung?
- dasselbe, mit IRQs am AVR, aber ohne Daten in den Speicher zu schreiben (sollte eigentlich kein Unterschied sein)?
- einmal Daten in den Speicher zu schreiben, und danach nichts mehr?
- die einmal geschriebenen Daten im nächsten Fenster zurückzulesen, und Korrektheit/Fehler via LED/UART etc signalisieren
DAU-Frage: hast Du beim Abschalten des externen Speicherinterfaces des AVR auch den Output des Adresslatches auf tristate geschaltet? Mit LE (Flanke?) wird der digitale Zustand der Eingänge und den Puffer übernommen, mit /OE landet der Pufferinhalt auf den Speicher-Adressleitungen.
Schaltest Du das Interface ab, gehen die AVR-Pins wieder Tristate (wenn DDRxn=0 und PORTxn=0), die Leitung zum Latch ist dann aber 'ne Antenne, der macht daraus also entweder 'ne 0 oder 'ne 1. Wenn der Output des Latches also enabled bleibt, wird das empfangene Rauschen (?) weiterhin auf den Speicheradressbus gelegt...